+86 755-83044319

Eventos

/
/

地位堪比光刻机!国产EDA/IP有哪些“排头兵”?

hora de lanzamiento:2022-03-16Fuente del autor:SlkorExplorar:956

在芯片的生产环节中,EDA 工具与 IP 设计均不涉及芯片的实际生产制造,但作为芯片设计领域的[敏感词]环,EDA工具/IP核的技术进展直接影响芯片产业的发展速度,是国产芯片崛起极为关键的一环,重要性堪比光刻机.


2020 硬核中国芯”评选活动,以表彰国内[敏感词]半导体企业,激励国产企业加大IC产品与技术研发力度。本次评选中,有6家企业入选“硬核中国芯——2020年度国产EDA/IP评选”,本文盘点了入选企业的EDA工具和IP设计产品,为市场提供优质国产芯片软件选型。


IP BLE5.2




所属企业:锐成芯微(ACTT)


本产品支持BLE5.2协议,可实现NF=6dB(-97dBm sensitivity),以及6dBm 输出功率。功耗低至Rx=6mW,Tx=7mW@0dBm。形成的芯片产品经过国际一流客户大量量产,在产品稳定性和兼容性方面得到很好的保证。


 Compatible con CMOS, compatible con CMOS, compatible con DNW, compatible con 1P5M. 0.5 mm². 。


技术创新:产品采用创新的设计架构,内置Balun,且无需外置电阻匹配网络,在确保性能和低功耗特性的同时,成为业界最小面积的BLE IP.


的完整Designkit外,ACTT可提供BLE的工艺迁移和产品个性化定制. BLE提供协议栈技术支持,应用软件支持等一揽子服务.ACTT的低功耗模拟IP,eNVM IP和接口类IP,同BLE IP一起构成平台化IP解决方案,支持各类CPU架构,客户可通过挑选和裁剪这些IP,来快速构成自己所需的规格,基于ACTT的系统集成经验,可极大降低设计风险,节约开发成本,缩短上市时间。


BLE IP de 55 nm, BLE IP, BLE IP, BLE IP de 40 nm, BLE IP推出即或客户采用,同时28nm也已同客户合作并已开展设计.

 


高云云源Ⓡ软件逻辑综合工具GowinSynthesis1.9.6




所属企业:高云半导体

 

高云云源Ⓡ软件逻辑综合工具GowinSynthesis1.9.6 支持Verilog/SystemVerilog、VHDL混合设计输入,支持超大规模设计,提供FPGA 10%, 20%, XNUMX% ;


价格竞争力:目前购买高云FPGA芯片免费提供高性能综合工具的licencia;


 技术创新:完全国产自主EDA工具,性能超越国际知名品牌的同类产品,为复杂可编程逻辑设计提供了[敏感词]的HDL综合解决方案;


客户服务:结合高云云源Ⓡ设计软件,易于使用和Debug,高云提供原厂技术支持,确保客户服务质量;


市场销量: 自GowinSynthesis随高云云源Ⓡ软件1.9.0发布(2019年2月)以来,在编译质量和用户体验上受敏感词]综合工具。       


CPU IP GPTX64 de 2 pulgadas




所属企业:华夏芯


CPU GPTX2 内核的处理器集群.是基于RISC架构的2位超标量处理器,拥有高度优化的2发射流水线,支持混合分支预测和乱序猜测执行。非一致的寄存器堆使超标量流水线能运行到更高的主频,在编译器技术的辅助下,可以对处理器的许多功能部件起到加速的作用。


GPTX2 架构基于先进工艺设计,提供业界领先的性能和能效比,适合于辅助驾驶系统(ADAS)、机器人、AR/ VR、智能监控、边缘计算等嵌入式领域的高性能并行计算应用.


AGP2122 NB-IOT/GNSS Transceptor RFIP



所属企业:旋极星源


AGP2122是旋极星源自主研发的国内[敏感词]成功商用授权的5G NB-IOT/GNSS双模 Transceptor RFIP,具有以下创新点:


1.支持NB-IOT/GNSS双模,兼容3GPP R15 FDD标准,支持R15标准FDD频段,支持GNSS导航频率(L1,B1,E1); 


2.采用低中频接收机和极坐标发射机结构(Transmisor Polar),实现超低功耗设计;


3. 接收通道和发射通道的低通滤波器和VGA采用分时复用的方式,以节省芯片面积,大幅简化了电路设计,降低了成本;


4. 收发通道都支持IQ幅度及相位平衡度校准,以提高接收镜像抑制度和降低发射EVM.


5. 集成高线性度的功率放大器,降低系统应用成本.


6. 集成DCXO,降低系统应用成本。


AGP2122 60% RFIP, 70% RFIP, 23dBm CMOS PA NB-IOT/ GNSS双模Transceptor RFIP,目前已成功授权给国内知名客户和欧洲市场,量产出货超过百万颗.

 


芯来600系列 RISC-V 处理器



所属企业:芯来科技


芯来600系列RISC-V 处理器完全由芯来科技本土团队自主开发设计,与既往产品一样采用稳健的企业级Verilog代码构建,可进行完整溯源和归零,保障用户使用的可靠和安全。瞄准AIoT边缘计算实时控制以及需要完整操作系统支持的高性能嵌入式应用,适用于人工智能、存储、智能电视、宽带网关等应用场景.

 

性能 :

Nuevo RV64IMACFDP

支持用户模式和PMP

支持硬件乘除法器

可配置任意大小的指令缓存(I-Cache),具有ECC功能

可配置任意大小的数据缓存(D-Cache),具有ECC功能

可配置任意大小的ILM和DLM提升性能和实时性

可配置用户自定义指令接口

可配置AHB-Lite私有外设计接口

可配置从接口

可配置快速I/O接口

可配置时序提升

可配置MMU

可配置 SIMD DSP单元

可配置硬件单精度浮点单元

可配置监督模式和可信执行环境TEE

Dhrystione标准跑分为1.7DMIPS/MHz

CoreMark跑分为3.03CoreMark/MHz


软生态支持:

600系列处理器完整支持芯来科技软件平台NSP(Nuclei Software Platform),NMSIS是为芯来科技RISC-V处理器定义的厂商无关的硬件抽象层,定义了通用工具接口并提供持续的处理器设备API de NMSIS性,缩短RISC-V微处理器开发者的学习时间,缩短基于芯来内核IP的新产品的上市时间。


Nuclei SDK是专为基于芯来科技Nuclei处理器内核的SoC开发的软件开发包.Nuclei SDK以NMSIS为基础进行开发,提供NM SIS incluye NMSIS-Core, NMSIS-NN, NMSIS-DSP. Nuclei SDK提供裸机(Bare-metal)以及实时操作系统(FreeRTOS,μC/OS-II)开发环境.


工具链支持:

Herramienta de desarrollo de Nuclei Studio, Embedded Studio de SEGGER, J-Link y herramienta de desarrollo de Lauterbach及TRACE32®调试器;IAR的开发环境及调试工具.


Descripción FPGA:

Placa base Xilinx XC7A200T FPGA, placa base FPGA de 600 Mbps, placa base Xilinx XCXNUMXAXNUMXT快速的移植处理器内核产品以及配套的MCU原型SoC.

 

Pantalla ANX2403 DisplayPort™

1.4(eDP)定时控制器(TCON)



所属企业:硅谷数模


ANX2403是硅谷数模在低功耗工艺、内嵌触控技术和高动态范围(HDR)技术方面的综合能力的产物,其功耗迄今为止业界[敏感词],不仅图像性能提高,而且实现纤薄边框设计,既降低了显示面板制造商的成本,也使其面板更为轻薄.


这颗TCON是业界[敏感词]功耗的全高清eDP时序控制器,采用28nm工艺技术,将全高清60Hz功耗降至60mW。其功耗较40nm工艺技术降低35%,而较55nm工艺技术则降低50%以上,成为业界功耗[敏感词]的定时控制器。此外ANX2403还支持英特尔的低刷新率(LRR)和PSR2,可进一步降低功耗。低功耗的实现,里面有很多不同的维度。工艺制程的提升是最主要的影响。


PSR是一种自刷新技术,在这种技术的加持下, TCON内部会有个buffer用于保持图像显示,不需要再从前端接收视频数据。如果是静止的图像,GPU就能进入低功耗状态,eDP主链接关闭;即便是动态画面,可能仍所以也可以节约功耗。后来的PSR2 ,则进一步实现仅传输修改后的画面区域,即选择性传输。


ANX2403用的是e DP 1.4——在eDP的实现上,硅谷数模本身就有一些实现低功耗的独门秘籍,所以不管是55nm,还是28nm,我们都能保持比竞争对手更低的功耗.

 

Nuevo eLinkSeas 06 eFPGA IP核



所属企业:中科亿海微


eLinkSeas采用高性价比LUT4的逻辑单元结构,可支持640~92000个逻辑单元典型集成范围, 集成基于4Kbit大小的可编程块存储器BRAM单元,可实现不同位宽模式、不同时钟模式的各类RAM、ROM、Shift Register和FIFO,集成数字信号处理DSP资源,可支持9×9、18×18、36×36乘法、加减、累加和求和等运算,可根据需求提供灵活可变的pin密度,典型pin密度为240对输入输出Pin@1000LUTs,典型静态电流低至0.3mA@1000LUTs,时钟频率可达500MHz以上。与国外头部企业[敏感词]的同节点产品相比,在pin密度、功耗、定制设计服务、集成灵活度等方面上[敏感词]。


价格竞争力:与国外头部eFPGA提供商对应IP核产品相比,价格低于其1/4。


技术创新:[敏感词]基于国产先进工艺的eFPGA IP核,首次开创自主“阵列规模/计算资源用户自定义”编译技术(已申请多项中国发明专利及软件著作权),可针对不同用户应用需求,快捷定制生成不同资源、版图物理尺寸和形状的嵌入式FPGA IP核,填补了我国自主工艺eFPGA 上的空白,树立了国产工艺自主eFPGA IP核产品的标杆.


客户服务:拥有成熟的具有eFPGA 软硬件编译技术,在确定规格条件下,为SoC用户在1~2个月时间内提供所需GDS和相关文件,比国外对标产品 3~6个月的设计周期大幅度缩短。并可依托已有技术优势,为用户提供面向不同应用需求的定制可编程电路模IP核,面向深度学习的卷积运算加速核、面向高通量数据信号处理的矩阵运算加速模块等。全程贴合支持客户集成开发,被客户评价为“国内最标准的eFPGA IP 提供商”.


市场销量:eLinkSeas eFPGA IP核目前已授权国内多家SoC用户单位,并为其提供集成完整解决方案,其中多家SoC芯片将于年底或明年年中流片,IP核保守估算年度销售额可达千万以上。



注:本文转载自网络,支持保护知识产权,转载请注明原出处及作者,如有侵权请联系我们删除。

Número de teléfono: +86-0755-83044319
Teléfono/FAX:+86-0755-83975897
Dirección: 1615456225@qq.com
QQ:3518641314 李经理  

QQ:332496225 丘经理

地址:深圳市龙华新区民治大道1079号展滔科技大厦C座809室

Línea directa de servicio

+86 0755-83044319

Sensor de efecto Hall

Obtener información del producto

WeChat

WeChat